Architecture des ordinateurs et circuits logiques : Cours PDF

Introduction — circuits, microprocesseur LC-3 et modèle de von Neumann

Le cours « Circuits et architecture des ordinateurs » décrit les composants électroniques essentiels tels que MOSFET et portes NAND/NOR, et utilise le microprocesseur pédagogique LC-3 comme support principal (architecture 16-bit, registres R0–R7) pour illustrer l'organisation d'un CPU.

Il analyse l'ALU (additionneur ripple-carry et logique arithmétique), l'unité de contrôle câblée et microprogrammée, et évalue l'impact d'un pipeline IF/ID/EX/MEM/WB sur le débit d'instructions, avec mesures en cycles et IPC dans des exemples pratiques.

Analyse du goulot d'étranglement de von Neumann et son impact sur la performance, illustré par scénarios d'accès DRAM provoquant des stalls mesurés en dizaines de nanosecondes.

Ce que vous allez apprendre

• Approfondissement des formats numériques : entiers signés (complément à deux sur 32 bits) et standard IEEE 754 (single-precision 32-bit) avec exemples d'overflow et d'arrondi.
• Concevoir circuits logiques à partir de transistors MOSFET et portes NAND/NOR pour implémenter additionneurs (ripple-carry et carry-lookahead) et multiplexeurs 4:1.
• Organisation interne du LC-3 : banc de 8 registres de 16 bits, format d'instruction 16-bit et modes d'adressage exploités en assembleur pédagogique.
• Implémenter automates finis pour la logique séquentielle, incluant bascules D, diagrammes d'états et tables de transition issues d'un contrôleur d'interface mémoire.
• Évaluer les compromis de performance entre CISC (80x86) et RISC en mesurant l'effet des politiques de cache L1/L2 et du pipeline sur le throughput.

Prérequis

• Connaissances en électronique numérique : tables de vérité, portes de base et simplification par Karnaugh.
• Maîtrise de la représentation binaire et des opérations bitwise (masks, shifts) appliquées à des mots 32-bit.
• Accès à un simulateur de circuits (par ex. Logisim) pour valider schémas combinatoires et FSM sur maquettes 16-bit.
• Intérêt pour la microarchitecture, notamment la gestion des accès DRAM/SRAM et l'optimisation de latence.

Aperçu des modules

• Retrace l'historique des ordinateurs et introduit les notions d'ALU, de registre et de bus d'adresses.
• Approfondissement des formats numériques : entiers signés et standard IEEE 754 pour les calculs en simple précision.
• Démontre la construction de circuits combinatoires à base de MOSFET et portes TTL, avec schémas concrets de portes logiques.
• Conception et comparaison d'additionneurs ripple-carry et carry-lookahead, chiffrées en termes de profondeur logique et nombre de portes.
• Explique l'organisation mémoire : SRAM, DRAM, mémoire associative et contraintes de timing (tRCD, tCAS) affectant les accès.
• Analyse le modèle de von Neumann et distingue unité de contrôle microprogrammée et câblée par microinstructions.
• Description du microprocesseur LC-3 : format d'instruction 16-bit, cycles d'exécution et microarchitecture pédagogique utilisée dans les travaux pratiques.
• Présente les mécanismes d'entrées/sorties et interruptions : adressage mémoire-mappé et vecteurs d'interruption.
• Compare architectures CISC et RISC, avec étude de cas sur l'architecture 80x86 et jeux d'instruction complexes.
• Détaille le pipeline IF/ID/EX/MEM/WB : forwarding, data hazards et control hazards, avec stratégies de stall et exemples chiffrés.
• Étudie les caches L1/L2 : politique d'association, taille de ligne et impact mesuré sur la latence d'accès.

Applications pratiques

• Assembler un microprocesseur pédagogique en combinant ALU, logique de contrôle et organisation des registres pour réduire cycles par instruction.
• Écrire programmes en assembleur LC-3 16-bit pour observer le flux d'exécution et manipuler directement les registres via instructions LOAD/STORE et ALU.
• Mesurer hit/miss de caches L1/L2 et analyser la latence DRAM dans scénarios d'accès séquentiel et aléatoire, avec logs d'accès et profils de performance.

Pour qui ce PDF?

Public visé : étudiants en informatique et électronique, ingénieurs juniors et enseignants utilisant la plate-forme pédagogique LC-3 (jeu d'instructions 16-bit) pour travaux pratiques et projets de microarchitecture.

Nuance : les mesures expérimentales du document reposent principalement sur simulations LC-3 et maquettes logicielles, ce qui limite la portée des chiffres par rapport à benchmarks industriels.

Questions fréquentes

• Thèmes traités — LC-3 (microarchitecture 16-bit), pipeline IF/ID/EX/MEM/WB et caches mémoire L1/L2 sont présentés avec schémas et exemples chiffrés.
• Architecture et modèle — le document explique l'organisation d'un microprocesseur et illustre le modèle de von Neumann par schémas de bus et cycles d'accès mémoires.
• Mémoires détaillées — SRAM, DRAM, mémoire associative, mémoire virtuelle et caches sont documentés avec contraintes de timing et exemples de calcul de latence.
• Comparaisons d'architecture — le cours compare 80x86 (CISC) et architectures RISC par études de cas sur jeux d'instruction et impacts microarchitecturaux.
• Mécanismes d'E/S et interruptions — adressage mémoire-mappé, scrutation et gestion des vecteurs d'interruption sont présentés avec diagrammes de séquence.
• Pipeline et aléas — data hazards, control hazards et forwarding sont abordés avec exemples chiffrés (stalls, latences en cycles) tirés des TP LC-3.

Mis à jour le 10/03/2026